布-圖設計的保護期限是多少年
我國集成電路布-圖設計保護條例規定,布-圖設計專有權的保護期為10年,自布-圖設計登記申請之日或者在世界任何地方首次投入商業利用之日起計算,以較前日期為準。但是,無論是否登記或者投入商業利用,布-圖設計自創作完成之日起15年后,不再受本條例保護。
布-圖設計的符號法
首先根據電路和工藝條件。將電路的元件、連線、接觸孔等規定為符號,并在由工藝條件確定的網格上用這些符號描述電路元件及其互連關系,然后由計算機軟件自動產生實際的芯片布-圖。在設計中也可采用相對網格,用符號在網格上描述出電路的骨架圖后,由計算機軟件進行布-圖空間的壓縮并產生實際芯片布-圖。這種設計方式可縮短作圖和數字化的周期并可獲得布-圖密度較高的設計結果。
相關知識:布-圖設計的保準單元
利用預先設計好的標準單元進行電路布-圖設計。標準單元在電學上可以是一個邏輯門或觸發器等功能子電路。這些單元的高度相同,長度不同。所有的輸入、輸出接點排列在單元的上、下一邊或兩邊上。地線和電源線排列在單元的左右兩邊。布-圖設計時,計算機根據電路的互連關系將單元成行地排列,行內單元的地線、電源線同時實現了互連,電路單元的其他互連在單元行間和兩端的布線通道區中間完成,一般采用雙層布線,可由計算機軟件自動完成。單元行間的距離可根據布線的實際需要進行調整。這是一種自動化設計方式,設計周期短,但布-圖密度低于人工設計方式。
布-圖設計的邏輯陣列
通常是面向隨機組合邏輯電路。設計時,通過邏輯轉換將電路等價地轉換成一個規則的陣列式電路,使電路的輸出成為輸入的“與-或”函數。這樣,電路就可用一個(或多個)“與”矩陣-“或”矩陣表示。電路的布-圖設計也就轉化為規則的陣列式電路的設計(如只讀存儲器)。在給出陣列的編碼表以后,布-圖可由計算機自動地完成。由于轉換得到的陣列一般是相當稀疏的,芯片布-圖密度就比較低,往往需要對設計結果進行分段“折疊”優化,壓縮冗余的布-圖面積,以提高布-圖密度。
希望大家要多注意,此外關于布-圖設計的一些相關知識本文也做了介紹,大家可以了解得更多一點。如果您有其他問題,歡迎咨詢律霸網專業律師。
該內容對我有幫助 贊一個
掃碼APP下載
掃碼關注微信公眾號
施工班組安全合同格式
2020-11-20事業單位法律顧問費入什么科目
2021-01-04固定資產貸款程序是怎樣的
2020-12-11商標注冊證怎么查詢
2020-11-19不可撤銷保證責任如何承擔
2020-11-25離婚被告人不來可以離婚嗎
2021-01-15重慶公交車墜江涉及哪些罪名
2021-03-14滯納金超過多久強制執行
2020-11-18臨時停車多久算違章
2021-01-18動物園動物因游客挑逗咬人誰負責
2021-01-27欠款房咋交易律師為你支招
2021-01-13超過勞動仲裁時效期間應如何主張權利
2021-01-11高新技術產品研發責任保險條款
2021-03-16格式條款解釋規則在保險合同中的適用
2020-12-11頂包事故保險不賠怎么辦
2021-01-05林地承包的期限是多久
2021-03-12如何辦理土地轉讓手續是什么
2020-11-23拆遷房屋必須經過哪些程序
2021-03-11哪幾類房屋會被列入拆遷范圍之內
2020-12-03梅州測量標志拆遷審批辦理(流程、材料、地點、費用、條件)
2020-11-12